环球头条：5V转3.3V电平的19种方法技巧

技巧一：使用LDO稳压器，从5V电源向3.3V系统供电

标准三端线性稳压器的压差【chà】通常【cháng】是 2.9-21.0V。要把【bǎ】 5V 可靠地【dì】转换为 3.3V，就不能使【shǐ】用【yòng】它们【men】。压差为几百【bǎi】个毫伏【fú】的低压降 （Low Dropout， LDO）稳【wěn】压器，是此类应【yīng】用的【de】理想选择。图 9-21 是基本LDO 系【xì】统的框图，标注【zhù】了相应的电流。从图中可以看出， LDO 由四个主要部分组成：

(相关资料图)

1. 导通晶体管

2. 带隙参考源

3. 运算放大器

4. 反馈电阻分压器

在选择 LDO 时，重【chóng】要的是要知道如何区分各种LDO。器件【jiàn】的【de】静态电流【liú】、封【fēng】装大小和型号【hào】是【shì】重要的器【qì】件参数。根据具【jù】体应用来确【què】定【dìng】各种参数，将会得到最优【yōu】的设计。

LDO的静态电流IQ是器件空载工【gōng】作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压【yā】的电流。当IOUT>>IQ 时【shí】， LDO 的【de】效率【lǜ】可用【yòng】输出电压除以输入【rù】电【diàn】压来近【jìn】似地得【dé】到。然而，轻载时，必须【xū】将 IQ 计入效率【lǜ】计算中。具有较低 IQ 的 LDO 其轻载效率较高【gāo】。轻载效率【lǜ】的【de】提高对于 LDO 性能有负面影响。静【jìng】态【tài】电流较高的【de】 LDO 对于线路和负【fù】载的【de】突【tū】然变化有更快的响应。

技巧二：采用齐纳二极管的低成本供电系统

这里详细说明了一个采用齐纳二极管的低成本稳压器方案。

可以用【yòng】齐纳【nà】二极管和电阻做成【chéng】简【jiǎn】单【dān】的低成本【běn】 3.3V稳压器，如图【tú】 9-21 所【suǒ】示。在很【hěn】多应用中，该电路可以替代 LDO 稳压器并【bìng】具成本效【xiào】益。但是，这种稳压【yā】器对负载敏感的【de】程【chéng】度【dù】要高于 LDO 稳压器。另外，它的能【néng】效较低，因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro MCU的电流，从而使【shǐ】VDD 保持在【zài】允许范【fàn】围内。由【yóu】于流经齐【qí】纳二极管的电流变化【huà】时，二极管的反【fǎn】向电压【yā】也将发生改变，所以需要仔细考虑 R1 的【de】值【zhí】。

R1 的选择依据是：在最大负载时——通常【cháng】是在PICmicro MCU 运行且驱【qū】动其输出为高电平【píng】时——R1上的【de】电压降【jiàng】要足够低【dī】从而使PICmicro MCU有【yǒu】足以【yǐ】维持工作所需【xū】的电压。同【tóng】时，在最【zuì】小负载【zǎi】时——通常是 PICmicro MCU 复位时——VDD 不超过齐【qí】纳二极【jí】管的【de】额定功率，也【yě】不超过 PICmicro MCU的最大 VDD。

技巧三：采用3个整流二极管的更低成本供电系统

图 9-21 详细说明了一个采用 3 个【gè】整流二极管的更【gèng】低成【chéng】本【běn】稳【wěn】压器方案。

我们也可以把【bǎ】几个常规【guī】开【kāi】关二极【jí】管串联【lián】起来，用其正向压降来降低进入【rù】的 PICmicro MCU 的电【diàn】压。这甚至比齐纳二【èr】极管稳压器的【de】成本还要低。这种设计的【de】电【diàn】流消耗【hào】通常要比使用【yòng】齐【qí】纳二极管的电路【lù】低。

所需二极管的数量根据所选用【yòng】二极管的正【zhèng】向电压而变化。二极管 D1-D3 的电压【yā】降是流经这些【xiē】二极管的电流的函【hán】数。连接 R1 是为了避【bì】免【miǎn】在负载最小【xiǎo】时——通常是 PICmicro MCU 处于复【fù】位或【huò】休眠状态【tài】时【shí】——PICmicro MCU VDD 引脚上的电压【yā】超过【guò】PICmicro MCU 的最大【dà】 VDD 值。根据其【qí】他连接至VDD 的电路，可以提高R1 的阻【zǔ】值，甚至也可能完全不【bú】需要 R1。二极管 D1-D3 的选【xuǎn】择依据是：在最【zuì】大负载时——通常是 PICmicro MCU 运行且驱动其输出为高【gāo】电平时——D1-D3 上【shàng】的电【diàn】压降要足够【gòu】低【dī】从【cóng】而能【néng】够满足 PICmicro MCU 的最低【dī】 VDD 要求【qiú】。

技巧四：使用开关稳压器，从5V电源向3.3V系统供电

如图 9-21 所【suǒ】示，降压【yā】开关稳压器是一种基于电感的【de】转换器【qì】，用来把【bǎ】输【shū】入电压源降低至幅值【zhí】较低的【de】输出电压。输【shū】出稳压是通过控【kòng】制 MOSFETQ1 的导【dǎo】通（ON）时间来实现的。由于 MOSFET 要么处于低阻状【zhuàng】态【tài】，要么处于高阻【zǔ】状【zhuàng】态（分【fèn】别【bié】为【wéi】 ON 和【hé】OFF），因此高输【shū】入源电【diàn】压能【néng】够高效率地转换成较低的输出电压。

当 Q1 在这【zhè】两种状态期间时，通过平衡【héng】电感的电压【yā】- 时间，可以【yǐ】建立输入和输【shū】出电压之【zhī】间的关系【xì】。

对于 MOSFET Q1，有下式：

在选【xuǎn】择电感的值时，使电【diàn】感的最大峰 - 峰【fēng】纹【wén】波【bō】电流等【děng】于最大负载电流的百分之十的电【diàn】感值，是【shì】个很好【hǎo】的初始选择。

在选择输出电容值时，好的初值是：使 LC 滤波器特性阻抗等于负【fù】载电阻。这样在满载工作期间如【rú】果突然卸掉负载，电【diàn】压【yā】过冲能处于【yú】可接受【shòu】范围【wéi】之内。

在选择二【èr】极管 D1 时，应选择【zé】额定电流足够大的元【yuán】件【jiàn】，使之能够承受脉【mò】冲周期 （IL）放电【diàn】期间的【de】电【diàn】感电流。

数字连接

在连接两【liǎng】个【gè】工作电压不【bú】同【tóng】的【de】器件时，必须要知道其【qí】各自的输出【chū】、输【shū】入阈值。知道阈【yù】值之后，可根据应【yīng】用的其他需求选择器件的连接方法。表 9-21 是本文档所使用的输【shū】出、输【shū】入【rù】阈值。在设计【jì】连【lián】接时，请务【wù】必参考制造商的数据手册以获得实际的阈值电平。

技巧五：3.3V →5V直接连接

将 3.3V 输【shū】出连接到 5V 输入最简单、最理想的方法【fǎ】是直【zhí】接【jiē】连【lián】接。直【zhí】接连接【jiē】需要满足【zú】以下 2 点要求：

• 3.3V输出的 VOH 大于 5V 输入的 VIH

• 3.3V输出的 VOL 小于 5V 输入的 VIL

能够使【shǐ】用这种方法的例子之一是将 3.3V LVCMOS输【shū】出连接到 5V TTL 输【shū】入。从【cóng】表【biǎo】 9-21 中所给出的值可以清楚地看到上述【shù】要【yào】求均满足【zú】。

3.3V LVCMOS 的 VOH （3.0V）大于 5V TTL 的VIH （2.0V）且 3.3V LVCMOS 的 VOL （0.5V）小于 5V TTL 的VIL （0.8V）。

如果这两【liǎng】个【gè】要求得【dé】不到满足，连接两个【gè】部分时就需要额外的电【diàn】路。可能的解决【jué】方案请参阅技巧 6、7、 8 和 13。

技巧六：3.3V→5V使用MOSFET转换器

如果【guǒ】 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要【yào】高，则驱动任【rèn】何这样的【de】 5V 输入就需要额【é】外的【de】电路。图 9-21 所【suǒ】示为低成本【běn】的【de】双元件解决方案。

在选择 R1 的阻值时，需要考虑【lǜ】两个参数，即：输入的开关速度和 R1 上【shàng】的【de】电流消耗。当把输入从 0切换到 1 时，需要计入因【yīn】 R1 形成的 RC 时间常数而导致的【de】输【shū】入上升时间、 5V 输【shū】入的【de】输【shū】入【rù】容抗以【yǐ】及电【diàn】路板上【shàng】任何【hé】的杂散电容。输入【rù】开【kāi】关速度可【kě】通过下式计算：

由于【yú】输入容抗【kàng】和电路【lù】板上的【de】杂散电容是固定的【de】，提【tí】高输入开关速【sù】度的惟一途径是降低 R1 的【de】阻【zǔ】值。而降低 R1 阻值以获【huò】取更短【duǎn】的开【kāi】关时【shí】间，却【què】是【shì】以【yǐ】增大5V 输入为低电平时的电流【liú】消耗为代价的。通常【cháng】，切换【huàn】到 0 要比切换到 1 的速度快得多【duō】，因为 N 沟道 MOSFET 的【de】导通电阻要【yào】远小【xiǎo】于 R1。另外，在选择【zé】 N 沟道 FET 时，所选 FET 的 VGS 应低【dī】于3.3V 输出的 VOH。

技巧七：3.3V→5V使用二极管补偿

表 9-21 列出了 5V CMOS 的输【shū】入电压阈值、 3.3VLVTTL 和 LVCMOS 的输【shū】出驱动电【diàn】压。

从上表看出， 5V CMOS 输入【rù】的高、低输入电【diàn】压阈【yù】值均比 3.3V 输出的阈值高约一伏。因【yīn】此，即【jí】使来自 3.3V 系【xì】统的输出能够被补偿，留给噪声或元件【jiàn】容差【chà】的【de】余地也【yě】很小或者【zhě】没有【yǒu】。我【wǒ】们需【xū】要【yào】的是能够补偿输出并加大【dà】高【gāo】低输出电压差的电路。

输出电压规范确定后，就【jiù】已【yǐ】经假【jiǎ】定：高输【shū】出驱动的【de】是输出和地之间的负载【zǎi】，而低输出驱动的是 3.3V和【hé】输出之间【jiān】的负载。如【rú】果【guǒ】高电压阈值的负【fù】载实际上是在输【shū】出和 3.3V 之【zhī】间【jiān】的话【huà】，那么输出电【diàn】压实际上要高得多【duō】，因为拉高输【shū】出的机制是负载电【diàn】阻，而不是输出三【sān】极管。

如果我们设计一个二【èr】极管补【bǔ】偿电路【lù】 （见【jiàn】图【tú】 9-21），二极管【guǎn】 D1 的正向电压 （典型值 0.7V）将会使【shǐ】输【shū】出低电压【yā】上升，在 5V CMOS 输【shū】入【rù】得【dé】到 1.1V 至1.2V 的低电压。它安全地处于 5V CMOS 输【shū】入的低输入电压【yā】阈值【zhí】之下。输出高电压由上拉电阻和连至【zhì】3.3V 电源【yuán】的二极管【guǎn】 D2 确定。这【zhè】使得输【shū】出高电压大约【yuē】比 3.3V 电源【yuán】高 0.7V，也就是 4.0 到【dào】 4.1V，很安全地【dì】在 5V CMOS 输入阈值 （3.5V）之上。

注：为了使电路工作正【zhèng】常，上拉电阻必须显著小【xiǎo】于 5V CMOS 输入的输入【rù】电阻【zǔ】，从而避免由于输入【rù】端【duān】电阻分压器效应而导【dǎo】致【zhì】的输出电压下降。上拉电阻【zǔ】还必须足够【gòu】大，从而确【què】保加【jiā】载在 3.3V 输【shū】出【chū】上的【de】电流在器件【jiàn】规范之内。

技巧八：3.3V→5V使用电压比较器

比较器的基本工作如下：

• 反相【xiàng】 （-）输入电【diàn】压大【dà】于同【tóng】相 （+）输入电压时，比较器【qì】输【shū】出切换到 Vss。

• 同【tóng】相 （+）输入端电压大于反相 （-）输入电【diàn】压时【shí】，比较器输出【chū】为高电平。

为【wéi】了保持 3.3V 输出的极性， 3.3V 输出必【bì】须连接【jiē】到比较器的同相输入端。比较【jiào】器的反相输入连接到由 R1 和 R2 确【què】定的参【cān】考【kǎo】电【diàn】压处，如图【tú】 9-21 所示。

计算 R1 和 R2

R1 和 R2 之比取决于输入信号的逻辑电平。对于【yú】3.3V 输出，反相电压应该置于VOL 与VOH之【zhī】间【jiān】的中【zhōng】点电压。对于 LVCMOS 输出，中点电压为：

如果 R1 和 R2 的逻辑电平关系如下，

若 R2 取值为 1K，则 R1 为 1.8K。

经过适【shì】当连接后的运【yùn】算放大器可以用作比较器，以将 3.3V 输入信号转换为 5V 输出信号【hào】。这是利用【yòng】了比【bǐ】较器的特性【xìng】，即：根据 “反相”输入与 “同【tóng】相”输入之间的【de】压差【chà】幅值【zhí】，比【bǐ】较器迫【pò】使输出为高【gāo】（VDD）或低 （Vss）电平。

注：要使运算放大【dà】器在 5V 供电【diàn】下正常工作，输【shū】出必须【xū】具【jù】有轨到轨【guǐ】驱动能力。

技巧九：5V→3.3V直接连接

通常【cháng】 5V 输出的 VOH 为 4.7 伏， VOL 为 0.4 伏；而通常【cháng】 3.3V LVCMOS 输入【rù】的【de】 VIH 为 0.7 x VDD， VIL为【wéi】 0.2 x VDD。

当 5V 输出驱动【dòng】为低时，不会有问题，因为【wéi】 0.4 伏的【de】输出小于 0.8 伏的输入阈值。当 5V 输【shū】出【chū】为【wéi】高时， 4.7 伏的 VOH 大于【yú】 2.1 伏 VIH，所以，我们【men】可以【yǐ】直接把两个引脚相连，不会有冲【chōng】突，前提是3.3V CMOS 输出能够耐受 5 伏【fú】电压。

如果 3.3V CMOS 输入不能耐受 5 伏【fú】电【diàn】压，则将出现问题，因为【wéi】超出【chū】了输【shū】入【rù】的最【zuì】大电压规【guī】范。可能的解【jiě】决方案请参见技巧 9-21。

技巧十：5V→3.3V使用二极管钳位

很多厂商都使用钳【qián】位二极管来保护【hù】器【qì】件的 I/O 引脚【jiǎo】，防【fáng】止引脚上的【de】电压【yā】超过【guò】最大允许【xǔ】电【diàn】压规范。钳位【wèi】二极管使【shǐ】引脚【jiǎo】上的电压不【bú】会低于 Vss 超过一个二极管压降【jiàng】，也不会高于 VDD 超【chāo】过一个二极管【guǎn】压降。要使用【yòng】钳位二极【jí】管来保护【hù】输入，仍然要关注流经钳位二极【jí】管的电流。流经钳位二极管的电流应该始【shǐ】终比较小 （在微安数量级【jí】上【shàng】）。如果流经钳位二极【jí】管的电流过大【dà】，就存在部件闭锁的【de】危【wēi】险。由【yóu】于5V 输出的源电【diàn】阻【zǔ】通常在 10Ω 左右，因此仍需串【chuàn】联一个电阻，限制流经钳位二极管的电流，如【rú】图 9-21所示。使用串联电阻【zǔ】的后【hòu】果是降低了输入开关【guān】的【de】速【sù】度，因为引脚 （CL）上【shàng】构成了 RC 时【shí】间常数。

如果没有钳【qián】位二极管【guǎn】，可以在【zài】电【diàn】流中添加一个外部二极管，如【rú】图【tú】 9-21 所示。

技巧十一：5V→3.3V有源钳位

使用二【èr】极管钳【qián】位【wèi】有一个问题，即它将向【xiàng】 3.3V 电源注入电流【liú】。在【zài】具有高电流 5V 输出【chū】且轻载 3.3V 电源轨的【de】设【shè】计【jì】中，这种电流【liú】注入可能会使 3.3V 电【diàn】源电压超过 3.3V。为了避免【miǎn】这个问题，可以用一个【gè】三极管来【lái】替代，三【sān】极管使过量的输出驱动电流流向地，而【ér】不【bú】是【shì】 3.3V 电源。设计的电路如图 9-21 所示【shì】。

Q1的基极-发【fā】射极结所起的作用与二极管钳位电路中【zhōng】的二【èr】极管相【xiàng】同。区别在于，发射极【jí】电流只有【yǒu】百分之几【jǐ】流出基极进入 3.3V 轨，绝大【dà】部分【fèn】电流【liú】都流【liú】向集电极，再【zài】从【cóng】集电极无害地流入地。基【jī】极电流与【yǔ】集电极【jí】电流之【zhī】比【bǐ】，由【yóu】晶体管的【de】电流增益决定，通【tōng】常为10-400，取决【jué】于所使用的晶体管。

技巧十二：5V→3.3V电阻分压器

可以使用【yòng】简单【dān】的电阻分压器将 5V 器件【jiàn】的输出降低到【dào】适用于 3.3V 器件输入的【de】电【diàn】平。这种接口的等效电路【lù】如图 9-21 所示。

通常，源电阻 RS非常【cháng】小 （小于【yú】 10Ω），如果选【xuǎn】择【zé】的 R1 远大【dà】于 RS 的话，那么可以忽略 RS 对【duì】 R1 的影响。在接收端，负载电阻【zǔ】 RL 非【fēi】常大 （大于500 kΩ），如果选择的R2远小于RL的【de】话【huà】，那么可以忽略 RL 对 R2 的影响【xiǎng】。

在【zài】功耗和瞬态时间之间存在取舍【shě】权衡。为了使【shǐ】接口电流的功耗需求最小，串联【lián】电阻 R1 和 R2 应尽可能大。但【dàn】是，负载【zǎi】电容 （由杂散电容 CS 和 3.3V 器件【jiàn】的输入电容 CL 合成）可能会对输入信号的上升和下【xià】降时间产【chǎn】生不利影【yǐng】响。如果 R1 和 R2 过大，上升【shēng】和【hé】下降【jiàng】时间【jiān】可能会过长【zhǎng】而【ér】无【wú】法接【jiē】受【shòu】。

如果忽略 RS 和 RL 的影【yǐng】响，则确定【dìng】 R1 和 R2 的【de】式子由下面的公式 9-21 给出。

公式 9-21 给出了确定上升和下降时间的公式。为便于电路分析，使用戴维宁等效【xiào】计算来确定外加电【diàn】压 VA 和【hé】串联电阻 R。戴维【wéi】宁等效计算定义为开【kāi】路电压除以短路电【diàn】流。根据公【gōng】式 9-21 所施加的限制【zhì】，对于图 9-21 所【suǒ】示电路【lù】，确【què】定【dìng】的戴维宁等效电【diàn】阻 R 应为 0.66*R1，戴维宁等效电压 VA 应【yīng】为0.66*VS。

例如，假设有下列条件存在：

• 杂散电容 = 30 pF

• 负载电容 = 5 pF

• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs

• 外加源电压 Vs = 5V

确定最大电阻的计算如公式 9-21 所示。

技巧十三：3.3V→5V电平转换器

尽管【guǎn】电【diàn】平转换可【kě】以分立地进行，但通常使用集【jí】成解决方案较受欢迎。电平转换器的使【shǐ】用范围【wéi】比较【jiào】广泛：有单向和双向【xiàng】配置【zhì】、不【bú】同的电【diàn】压转换和不同的速度【dù】，供用户选【xuǎn】择最佳的解【jiě】决方案。

器【qì】件之间的板级通讯 （例如， MCU 至外设）通【tōng】过 SPI 或【huò】 I2C来进行，这【zhè】是最【zuì】常见的【de】。对于SPI，使【shǐ】用单向电【diàn】平转换器【qì】比较合适；对于 I2C，就需【xū】要使用双【shuāng】向解决方案。下【xià】面【miàn】的图 9-21 显示了这两种解决方案。

模拟

3.3V 至【zhì】 5V 接口【kǒu】的最后一项挑战是如何转换模拟信号【hào】，使【shǐ】之跨【kuà】越电源障【zhàng】碍。低电平信号可能【néng】不需要外部电路，但在 3.3V 与【yǔ】 5V 之间传【chuán】送信号的系统则【zé】会【huì】受到电源变化【huà】的影【yǐng】响。例如，在 3.3V 系统中【zhōng】，ADC转换1V峰值的模拟信号，其分辨率要比5V系统中 ADC 转换的高，这是因为在 3.3V ADC 中【zhōng】，ADC 量程【chéng】中更多的部分【fèn】用【yòng】于转换【huàn】。但另一【yī】方面【miàn】，3.3V 系统中相对【duì】较高的信号【hào】幅值，与系统较低的共【gòng】模电压限制可能会发生冲突。

因此，为了【le】补偿上述差异，可能需要某种接【jiē】口【kǒu】电路。本节将讨论接口电路【lù】，以【yǐ】帮助【zhù】缓和信号【hào】在不同电源之间转换的【de】问题。

技巧十四：3.3V→5V模拟增益模块

从 3.3V 电源连接至 5V 时，需要提升模拟【nǐ】电压。33 kΩ 和 17 kΩ 电阻设【shè】定了运放【fàng】的增益，从【cóng】而在两【liǎng】端【duān】均使用满量程。11 kΩ 电阻【zǔ】限制【zhì】了流【liú】回 3.3V 电路的电流。

技巧十五：3.3V→5V模拟补偿模块

该模【mó】块用于补偿 3.3V 转换到 5V 的【de】模【mó】拟【nǐ】电压。下面是将 3.3V 电源【yuán】供电的模拟电压转【zhuǎn】换为【wéi】由 5V电源供电。右上方【fāng】的 147 kΩ、 30.1 kΩ 电阻【zǔ】以及【jí】+5V 电源，等效于串联了 25 kΩ 电阻的 0.85V 电压源。这【zhè】个等效的【de】 25 kΩ 电【diàn】阻、三个 25 kΩ 电【diàn】阻【zǔ】以及运放构成了增益为 1 V/V 的差动放大器。0.85V等效电压源将出现在输入【rù】端【duān】的任【rèn】何【hé】信号向上平移相同的幅度；以 3.3V/2 = 1.65V 为【wéi】中心【xīn】的信【xìn】号将同【tóng】时以 5.0V/2 = 2.50V 为中心。左【zuǒ】上方【fāng】的电阻限制了来自【zì】 5V 电路的电流。

技巧十六：5V→3.3V有源模拟衰减器

此技巧使用运算放大器衰【shuāi】减从 5V 至【zhì】 3.3V 系统【tǒng】的信号幅值【zhí】。

要将 5V 模拟信【xìn】号转换为 3.3V 模拟【nǐ】信号，最简单的方法是使【shǐ】用 R1:R2 比值【zhí】为 1.7:3.3 的电阻分压器。然而，这种方【fāng】法【fǎ】存在一些问题。

1）衰减器可能会接至容性负载，构成不期望得到的低通滤波器。

2）衰减器电路可能需要从高阻抗源驱动低阻抗负载。

无论是哪种情形，都需要运算放大器用以缓冲信号。

所需的运放电路是单位增益跟随器 （见图 9-21）。

电路输出电压与加在输入的电压相同。

为了把【bǎ】 5V 信号转换为较【jiào】低的 3V 信号【hào】，我们【men】只要加【jiā】上电阻衰减器即可。

如果电阻分压器位于【yú】单【dān】位增益跟随器之前，那么将为 3.3V 电路【lù】提【tí】供最【zuì】低【dī】的阻抗。此外，运放可【kě】以【yǐ】从3.3V 供【gòng】电，这将节省一些功耗【hào】。如果选择的 X 非常大的话， 5V 侧【cè】的功【gōng】耗可【kě】以最大限度地减小。

如【rú】果衰减器位于单位增益跟【gēn】随器【qì】之后，那【nà】么对 5V源而言就有最高【gāo】的【de】阻抗。运放必须从 5V 供电，3V 侧的阻【zǔ】抗【kàng】将取决于【yú】 R1||R2 的值。

技巧十七：5V→3.3V模拟限幅器

在将 5V 信号【hào】传送【sòng】给 3.3V 系统时，有【yǒu】时可以将衰减用作增益【yì】。如果期望的信号小于 5V，那么把信号直【zhí】接送入 3.3V ADC 将产生较大的【de】转换值。当【dāng】信号接近 5V 时就会出现危险。所以，需要控制电压越限的方法，同时不【bú】影响【xiǎng】正【zhèng】常范围中的电【diàn】压。这【zhè】里【lǐ】将讨论【lùn】三【sān】种实现方法。

1. 使用二极管，钳位过电压至 3.3V 供电系统。

2. 使用齐纳二极管，把电压钳位至任何期望的电压限。

3. 使用带二极管的运算放大器，进行精确钳位。

进行过【guò】电压钳【qián】位的最【zuì】简单的方法【fǎ】，与将 5V 数字信号【hào】连接至 3.3V 数字信【xìn】号的简单【dān】方法完全相同。使用电阻和二极【jí】管，使过【guò】量【liàng】电流流入 3.3V 电源。选用【yòng】的电阻值必须能够保【bǎo】护二极管和 3.3V 电源，同【tóng】时还【hái】不会对模拟【nǐ】性能造成负面影响。如果 3.3V 电源的阻抗太低，那么这种类【lèi】型的钳【qián】位可能致使3.3V 电源电压上【shàng】升。即使【shǐ】 3.3V 电源【yuán】有【yǒu】很好的低阻抗，当【dāng】二极管导通【tōng】时【shí】，以及在【zài】频率足【zú】够高的情况【kuàng】下，当二极管没【méi】有导通时 （由于【yú】有【yǒu】跨越二极管的寄生电容），此类钳位都将使输入信【xìn】号向【xiàng】 3.3V 电【diàn】源施【shī】加噪声。

为了【le】防止【zhǐ】输【shū】入信【xìn】号对电源造成影响【xiǎng】，或【huò】者为了使输入应对较大【dà】的瞬态电流时更为从容【róng】，对【duì】前述方法【fǎ】稍加变化，改用齐纳二极管【guǎn】。齐纳二【èr】极【jí】管的速度通常要【yào】比第一【yī】个电【diàn】路中所使用的快速【sù】信【xìn】号二极管慢。不过，齐纳钳【qián】位一【yī】般来说更【gèng】为结实，钳位时不【bú】依【yī】赖于电源的特性参数【shù】。钳位的大小取决于流经二【èr】极【jí】管的电流。这由 R1 的值决定。如果 VIN 源的输出阻抗【kàng】足够大的话，也可不需要 R1。

如果需要不依赖【lài】于电源的更为精确【què】的过【guò】电压钳位【wèi】，可【kě】以使用运【yùn】放来得到精密【mì】二极【jí】管。电路如图【tú】 9-21所示。运放【fàng】补偿了二极管【guǎn】的【de】正向压降，使【shǐ】得电压正好被钳位在运【yùn】放的同相输【shū】入端电源电压上。如果运放是轨到轨的话，可以【yǐ】用 3.3V 供电【diàn】。

由于钳位是通过运放来进行的，不会影响到电源。

运放不能改善低电压电路【lù】中出现【xiàn】的【de】阻抗，阻抗【kàng】仍为R1 加【jiā】上源【yuán】电路阻抗。

技巧十八：驱动双极型晶体管

在驱动双【shuāng】极型晶体管时，基极 “驱动【dòng】”电流和【hé】正向【xiàng】电流增益 （Β/hFE）将决定晶体管将吸纳【nà】多少【shǎo】电流。如果晶体【tǐ】管【guǎn】被【bèi】单片机I/O 端口驱动，使【shǐ】用【yòng】端【duān】口电压和端口电流上限 （典型值 20 mA）来【lái】计算基极【jí】驱动电流【liú】。如果使用的是【shì】 3.3V 技术【shù】，应改【gǎi】用阻值较小的【de】基极电流限流电【diàn】阻，以确【què】保【bǎo】有足够的基极驱动电流使【shǐ】晶体管饱和。

RBASE的值取决于【yú】单片【piàn】机电【diàn】源电压。公式9-21 说【shuō】明了如何计算 RBASE。

如果将双极型晶体【tǐ】管【guǎn】用作开【kāi】关，开启或关闭【bì】由单片机 I/O 端口引脚控【kòng】制【zhì】的负载，应使用最小的 hFE规范【fàn】和裕【yù】度，以确保器件完全【quán】饱和。

3V 技术示例：

对于这两个【gè】示例，提高基极电流留出【chū】裕度是不错的做法【fǎ】。将 1 mA 的【de】基极电【diàn】流【liú】驱动至 2 mA 能【néng】确保饱和，但代价是提高【gāo】了输【shū】入功耗。

技巧十九：驱动N沟道MOSFET晶体管

在【zài】选择【zé】与 3.3V 单片【piàn】机配合使用的外【wài】部 N 沟道MOSFET 时，一定要小心。MOSFET 栅【shān】极阈值电压表明了器件完【wán】全饱和【hé】的能力。对于 3.3V 应用，所选 MOSFET 的额定导通【tōng】电阻应针对 3V 或更小的栅极驱动【dòng】电压。例如【rú】，对【duì】于【yú】具有 3.3V 驱动的【de】100 mA负载，额定漏极电流为250 μA的FET在栅极 - 源极施加 1V 电压时，不一定能提供满意的【de】结果。在从 5V 转换【huàn】到 3V 技术【shù】时，应仔细【xì】检查栅极【jí】- 源【yuán】极【jí】阈值和导通电阻【zǔ】特性【xìng】参【cān】数，如图 9-21 所示【shì】。稍微减少【shǎo】栅极驱动电压，可以显【xiǎn】著减小漏电流。

对于 MOSFET，低阈值【zhí】器件较为常见，其漏－源电压额定值低于 30V。漏－源【yuán】额定电压【yā】大于 30V的【de】 MOSFET，通常具有更高【gāo】的阈值【zhí】电压 （VT）。

如表【biǎo】 9-21 所示，此 30V N 沟道 MOSFET 开关的【de】阈值电压是 0.6V。栅极施【shī】加 2.8V 的电压时，此MOSFET 的额定电阻是 35 mΩ，因【yīn】此，它非【fēi】常适用【yòng】于 3.3V 应用。

对于 IRF7201 数据【jù】手册【cè】中的规【guī】范，栅极阈【yù】值【zhí】电压最小【xiǎo】值规定为 1.0V。这并不意味着器件【jiàn】可以用来在【zài】1.0V 栅 - 源电【diàn】压时开关【guān】电流，因为对【duì】于【yú】低于 4.5V 的VGS （th），没有说明规范。对于需【xū】要【yào】低开关电阻【zǔ】的 3.3V 驱动的应用，不建议使用 IRF7201，但【dàn】它可以用于 5V 驱动应用。

审核编辑：汤梓红